Η σχεδίαση τσιπ είναι μια από τις προτεραιότητες ανάπτυξης κάθε χώρας και η επέκταση της βιομηχανίας σχεδιασμού τσιπ της Κίνας θα συμβάλει στη μείωση της εξάρτησης της χώρας μου από τις ξένες μάρκες. Σε προηγούμενα άρθρα, ο συντάκτης εισήγαγε κάποτε την προώθηση και την αντίστροφη ροή του σχεδιασμού chip και τις προοπτικές του σχεδιασμού chip. Σε αυτό το άρθρο, ο συντάκτης θα σας παρουσιάσει το πραγματικό κεφάλαιο σχεδίασης τσιπ - τη βελτιστοποίηση και την πραγματοποίηση της κατανάλωσης ισχύος του ρολογιού στο σχέδιο τσιπ RFID.
1 Επισκόπηση
Το UHF RFID είναι ένα τσιπ ετικέτας αναγνώρισης ραδιοσυχνοτήτων UHF. Το τσιπ υιοθετεί μια λειτουργία παθητικής τροφοδοσίας: μετά τη λήψη της ενέργειας του φορέα, η μονάδα RF front-end παράγει ένα σήμα ισχύος Vdd για την τροφοδοσία ολόκληρου του chip. Λόγω των περιορισμών του συστήματος τροφοδοσίας, το τσιπ δεν μπορεί να δημιουργήσει μια μεγάλη τρέχουσα κίνηση, έτσι ο σχεδιασμός χαμηλής ισχύος έχει γίνει μια σημαντική ανακάλυψη στη διαδικασία ανάπτυξης τσιπ. Προκειμένου το τμήμα ψηφιακού κυκλώματος να παράγει όσο το δυνατόν λιγότερη κατανάλωση ισχύος, στη διαδικασία σχεδιασμού ψηφιακού κυκλώματος, εκτός από την απλοποίηση της δομής του συστήματος (απλές λειτουργίες, περιέχει μόνο τη μονάδα κωδικοποίησης, τη μονάδα αποκωδικοποίησης, τη μονάδα δημιουργίας τυχαίων αριθμών, το ρολόι , μονάδα επαναφοράς, μονάδα ελέγχου μνήμης Όπως επίσης και η συνολική μονάδα ελέγχου), ο σχεδιασμός ασύγχρονου κυκλώματος υιοθετείται στο σχεδιασμό ορισμένων κυκλωμάτων. Σε αυτήν τη διαδικασία, είδαμε ότι επειδή το δέντρο ρολογιών καταναλώνει μεγάλο μέρος της κατανάλωσης ισχύος της ψηφιακής λογικής (περίπου 30% ή περισσότερο), η μείωση της κατανάλωσης ισχύος του ρολογιού έχει επίσης μειωθεί στην κατανάλωση ισχύος του ψηφιακή λογική και τη δύναμη ολόκληρου του chip tag. Ένα σημαντικό βήμα για κατανάλωση.
2 Σύνθεση ισχύος και μέθοδοι για τη μείωση της κατανάλωσης ενέργειας
2.1 Η σύνθεση της κατανάλωσης ισχύος
Σχήμα 1 Σύνθεση της κατανάλωσης ισχύος τσιπ
Η δυναμική κατανάλωση ισχύος περιλαμβάνει κυρίως την κατανάλωση ισχύος βραχυκυκλώματος και την κατανάλωση ισχύος ανατροπής, τα οποία είναι τα κύρια συστατικά της κατανάλωσης ισχύος αυτού του σχεδιασμού. Η κατανάλωση ισχύος βραχυκυκλώματος είναι η εσωτερική κατανάλωση ισχύος, η οποία προκαλείται από το στιγμιαίο βραχυκύκλωμα που προκαλείται από τον σωλήνα Ρ και τον σωλήνα Ν που ενεργοποιείται σε μια συγκεκριμένη στιγμή στη συσκευή. Η κατανάλωση ισχύος κύκλου εργασιών προκαλείται από τη φόρτιση και την εκφόρτιση της χωρητικότητας φορτίου στην έξοδο της συσκευής CMOS. Η κατανάλωση ισχύος διαρροής περιλαμβάνει κυρίως την κατανάλωση ισχύος που προκαλείται από διαρροή κάτω από το κατώτατο όριο και διαρροή πύλης.
Σήμερα, οι δύο πιο σημαντικές πηγές κατανάλωσης ενέργειας είναι: μετατροπή χωρητικότητας και διαρροή κάτω από το κατώτατο όριο.
2.2 Κύριες μέθοδοι για τη μείωση της κατανάλωσης ενέργειας
Σχήμα 2 Κύριες μέθοδοι για τη μείωση της κατανάλωσης ισχύος τσιπ
2.2.1 Μειώστε την τάση τροφοδοσίας Vdd
Νησί τάσης: Διαφορετικές μονάδες χρησιμοποιούν διαφορετικές τάσεις τροφοδοσίας.
Κλίμακα τάσης πολλαπλών επιπέδων: Υπάρχουν πολλές πηγές τάσης στην ίδια μονάδα. Εναλλαγή μεταξύ αυτών των πηγών τάσης σύμφωνα με διαφορετικές εφαρμογές.
Δυναμική κλιμάκωση συχνότητας τάσης: Η αναβαθμισμένη έκδοση της "ρύθμισης τάσης πολλαπλών επιπέδων", η οποία ρυθμίζει δυναμικά την τάση σύμφωνα με τη συχνότητα λειτουργίας κάθε μονάδας.
AdapTIve Voltage Scaling: Μια αναβαθμισμένη έκδοση του DVFS που χρησιμοποιεί ένα κύκλωμα ανάδρασης που μπορεί να παρακολουθεί τη συμπεριφορά του κυκλώματος για να προσαρμόζει την τάση προσαρμοστικά.
Κύκλωμα υπο-κατωφλίου (ο σχεδιασμός είναι πιο δύσκολος και εξακολουθεί να παραμένει στο πεδίο της ακαδημαϊκής έρευνας)
2.2.2 Μειώστε τη συχνότητα f και το ποσοστό κύκλου εργασιών A
Βελτιστοποίηση κώδικα (εξαγωγή κοινών παραγόντων, επαναχρησιμοποίηση πόρων, λειτουργία isolaTIon, σειριακή εργασία για μείωση της μέγιστης κατανάλωσης ενέργειας κ.λπ.)
Περιφραγμένο ρολόι
Στρατηγική πολλαπλών ρολογιών
2.2.3 Μείωση χωρητικότητας φορτίου (CL) και μεγέθους τρανζίστορ (Wmos)
Μειώστε τις διαδοχικές μονάδες
Περιοχή τσιπ και μείωση κλίμακας
Αναβάθμιση διαδικασίας
2.2.4 Μειώστε το ρεύμα διαρροής Ileak
Τάση κατωφλίου ελέγχου (Τάση κατωφλίου) (τάση κατωφλίου current ρεύμα διαρροής ↓ εάν χρησιμοποιείτε MTCMOS, VTCMOS, DTCMOS)
Ελέγξτε την τάση πύλης (Τάση πύλης) (ελέγχοντας την τάση πηγής πύλης για να ελέγξετε το ρεύμα διαρροής)
Transistor Stack (συνδέστε πλεονάζοντα τρανζίστορ σε σειρά, αυξήστε την αντίσταση για να μειώσετε το ρεύμα διαρροής)
Τροφοδοσία με πύλη (Power gaTIng ή PSO) (όταν η μονάδα δεν λειτουργεί, απενεργοποιήστε την τροφοδοσία για να μειώσετε αποτελεσματικά το ρεύμα διαρροής)
3 Βελτιστοποίηση της κατανάλωσης ισχύος του ρολογιού σε τσιπ RFID
Όταν το τσιπ λειτουργεί, μεγάλο μέρος της κατανάλωσης ενέργειας οφείλεται στον κύκλο εργασιών του δικτύου ρολογιών. Εάν το δίκτυο ρολογιών είναι μεγάλο, η απώλεια ισχύος που προκαλείται από αυτό το τμήμα θα είναι πολύ μεγάλη. Μεταξύ πολλών τεχνολογιών χαμηλής ισχύος, το περιφραγμένο ρολόι έχει το ισχυρότερο αποτέλεσμα συγκράτησης στην κατανάλωση ισχύος flip και στην εσωτερική κατανάλωση ισχύος. Σε αυτόν τον σχεδιασμό, ο συνδυασμός τεχνολογίας ρολογιού πολλαπλών επιπέδων και μιας ειδικής στρατηγικής βελτιστοποίησης δέντρου ρολογιού εξοικονομεί μεγάλο μέρος της κατανάλωσης ενέργειας. Αυτό το έργο χρησιμοποίησε μια ποικιλία στρατηγικών βελτιστοποίησης για κατανάλωση ενέργειας στο λογικό σχεδιασμό και δοκίμασε μερικές μεθόδους στη σύνθεση και τη φυσική σχεδίαση back-end. Μέσω αρκετών βελτιστοποιήσεων ισχύος και επαναλήψεων στα εμπρός και πίσω άκρα, ο σχεδιασμός λογικού κώδικα και η ελάχιστη κατανάλωση ενέργειας βρέθηκαν Ολοκληρωμένη προσέγγιση.
4.1 Μη αυτόματη προσθήκη ρολογιού ρολογιού στο στάδιο RTL
Σχήμα 3 Σχηματικό διάγραμμα του περιφραγμένου ρολογιού
module data_reg (En, Δεδομένα, clk, out)
είσοδος En, clk;
εισαγωγή [7: 0] Δεδομένα;
έξοδος [7: 0]
πάντα @ (posedge clk)
if (En) out = Δεδομένα;
endmodule
Ο σκοπός αυτού του σταδίου είναι κυρίως διπλός: Ο πρώτος είναι να προστεθεί μια πύλη ρολογιού για τον έλεγχο του ρυθμού κύκλου εργασιών και τη μείωση της δυναμικής κατανάλωσης ισχύος πιο λογικά σύμφωνα με την πιθανότητα εναλλαγής ρολογιού κάθε μονάδας. Το δεύτερο είναι να δημιουργήσουμε ένα δίκτυο ρολογιού με ισορροπημένη δομή όσο το δυνατόν περισσότερο. Είναι εγγυημένο ότι ορισμένα ρυθμιστικά ρολογιού μπορούν να προστεθούν στο στάδιο σύνθεσης του back-end ρολογιού για τη μείωση της κατανάλωσης ενέργειας. Η μονάδα ICG (Integrated Gating) στη βιβλιοθήκη κυψελών χυτηρίου μπορεί να χρησιμοποιηθεί απευθείας στον πραγματικό σχεδιασμό κώδικα.
4.2 Τα εργαλεία στη φάση σύνθεσης εισάγονται στην ενσωματωμένη πύλη
Σχήμα 4 Εισαγωγή ρολογιού με πύλη κατά τη διάρκεια της λογικής σύνθεσης
# Ρύθμιση επιλογών πύλης ρολογιού, η προεπιλογή max_fanout είναι απεριόριστη
set_clock_gating_style -sequential_cell σύρτης \
-posititive_edge_logic {ενσωματωμένο} \
-control_point πριν \
-control_signal scan_enable
# Δημιουργήστε ένα πιο ισορροπημένο δέντρο ρολογιών εισάγοντας "πάντα ενεργοποιημένα" ICG
ορίστε το power_cg_all_registers true
ορίστε true_remove_redundant_clock_gates
read_db design.gtech.db
current_design κορυφή
σύνδεσμος
πηγή σχεδίασης.cstr.tcl
# Εισαγάγετε πύλη ρολογιού
insert_clock_gating
συντάσσω
# Δημιουργία αναφοράς σχετικά με την πύλη ρολογιού
report_clock_gating
Ο σκοπός αυτού του σταδίου είναι η χρήση του ενσωματωμένου εργαλείου (DC) για την αυτόματη εισαγωγή της περιφραγμένης μονάδας για περαιτέρω μείωση της κατανάλωσης ισχύος.
Θα πρέπει να σημειωθεί ότι οι ρυθμίσεις παραμέτρων για την εισαγωγή ICG, όπως το μέγιστο fanout (όσο μεγαλύτερο είναι το fanout, τόσο μεγαλύτερη εξοικονόμηση ενέργειας, τόσο πιο ισορροπημένο το fanout, τόσο μικρότερη είναι η κλίση, ανάλογα με τη σχεδίαση, όπως φαίνεται στην εικόνα), και τη ρύθμιση παραμέτρου ελάχιστου_bitwidth Επιπλέον, είναι απαραίτητο να εισαγάγετε ένα κανονικά ανοιχτό ICG για πιο περίπλοκες δομές ελέγχου πύλης για να κάνετε τη δομή του δικτύου ρολογιού πιο ισορροπημένη.
4.3 Βελτιστοποίηση της κατανάλωσης ισχύος στο στάδιο σύνθεσης του ρολογιού
Σχήμα 5 Σύγκριση δύο δομών δέντρου ρολογιού (α): τύπος βάθους πολλαπλών επιπέδων. (β): επίπεδο επίπεδο λίγων επιπέδων
Πρώτα εισαγάγετε την επίδραση των περιεκτικών παραμέτρων του ρολογιού στη δομή του ρολογιού:
Skew: Clock skew, ο γενικός στόχος του ρολογιού.
Καθυστέρηση εισαγωγής (Latency): Η συνολική καθυστέρηση της διαδρομής ρολογιού, που χρησιμοποιείται για τον περιορισμό της αύξησης του αριθμού των επιπέδων του δέντρου ρολογιού.
Max taranstion: Ο μέγιστος χρόνος μετατροπής περιορίζει τον αριθμό των buffer που μπορούν να οδηγηθούν από το buffer πρώτου επιπέδου.
Max Capacitance Max Fanout: Η μέγιστη χωρητικότητα φορτίου και το μέγιστο fanout περιορίζουν τον αριθμό των buffer που μπορούν να οδηγηθούν από το buffer πρώτου επιπέδου.
Ο τελικός στόχος της σύνθεσης του ρολογιού στο γενικό σχεδιασμό είναι να μειωθεί η κλίση του ρολογιού. Η αύξηση του αριθμού των επιπέδων και η μείωση κάθε επιπέδου fanout θα επενδύσουν περισσότερα buffer και θα εξισορροπήσουν με μεγαλύτερη ακρίβεια την καθυστέρηση κάθε διαδρομής ρολογιού για να αποκτήσουν μια μικρότερη κλίση. Αλλά για σχεδιασμό χαμηλής ισχύος, ειδικά όταν η συχνότητα ρολογιού είναι χαμηλή, οι απαιτήσεις χρονισμού δεν είναι πολύ υψηλές, οπότε ελπίζουμε ότι η κλίμακα του ρολογιού μπορεί να μειωθεί για να μειωθεί η δυναμική κατανάλωση ισχύος μεταγωγής που προκαλείται από το δέντρο ρολογιών. Όπως φαίνεται στο σχήμα, μειώνοντας τον αριθμό των επιπέδων του ρολογιού και αυξάνοντας το fanout, το μέγεθος του ρολογιού μπορεί να μειωθεί αποτελεσματικά. Ωστόσο, λόγω της μείωσης του αριθμού των buffer, ένα δέντρο ρολογιών με μικρότερο αριθμό επιπέδων από ένα δέντρο ρολογιών πολλαπλών επιπέδων Απλά ισορροπήστε περίπου την καθυστέρηση κάθε διαδρομής ρολογιού και αποκτήστε μεγαλύτερη κλίση. Μπορεί να φανεί ότι με στόχο τη μείωση της κλίμακας του ρολογιού, η σύνθεση χαμηλής ισχύος ρολογιού είναι εις βάρος της αύξησης μιας συγκεκριμένης λοξής.
Ειδικά για αυτό το τσιπ RFID, χρησιμοποιούμε τη διαδικασία TSMC 0.18um CMOS LOGIC / MS / RF και η συχνότητα ρολογιού είναι μόνο 1.92M, η οποία είναι πολύ χαμηλή. Αυτή τη στιγμή, όταν το ρολόι χρησιμοποιείται για τη σύνθεση του δέντρου ρολογιού, το χαμηλό ρολόι χρησιμοποιείται για τη μείωση της κλίμακας του δέντρου ρολογιού. Η σύνθεση του δέντρου ρολογιού κατανάλωσης ισχύος καθορίζει κυρίως τους περιορισμούς του skew, του latency και του transiton. Εφόσον ο περιορισμός του fanout θα αυξήσει τον αριθμό των επιπέδων ρολογιού και θα αυξήσει την κατανάλωση ενέργειας, αυτή η τιμή δεν έχει οριστεί. Η προεπιλεγμένη τιμή στη βιβλιοθήκη. Στην πράξη, έχουμε χρησιμοποιήσει 9 διαφορετικούς περιορισμούς δέντρου ρολογιού και οι περιορισμοί και τα ολοκληρωμένα αποτελέσματα παρουσιάζονται στον Πίνακα 1.
Συμπέρασμα 5
Όπως φαίνεται στον Πίνακα 1, η γενική τάση είναι ότι όσο μεγαλύτερο είναι το λοξό στόχο, τόσο μικρότερο είναι το τελικό μέγεθος του δέντρου ρολογιού, τόσο μικρότερος είναι ο αριθμός των ρυθμιστικών δέντρων ρολογιού και τόσο μικρότερη είναι η αντίστοιχη δυναμική και στατική κατανάλωση ισχύος. Αυτό θα σώσει το δέντρο ρολογιών. Ο σκοπός της κατανάλωσης. Μπορεί να φανεί ότι όταν ο στόχος κλίσης είναι μεγαλύτερος από 10δ, η κατανάλωση ισχύος βασικά δεν αλλάζει, αλλά η μεγάλη τιμή λοξής θα επιφέρει την επιδείνωση του χρονισμού συγκράτησης και θα αυξήσει τον αριθμό των ρυθμιστικών που θα εισαχθούν κατά την επιδιόρθωση του χρονισμού, έτσι πρέπει να γίνει συμβιβασμός. Από το γράφημα Η στρατηγική 5 και η στρατηγική 6 είναι οι προτιμώμενες λύσεις. Επιπλέον, όταν επιλέγεται η βέλτιστη ρύθμιση κλίσης, μπορείτε επίσης να δείτε ότι όσο μεγαλύτερη είναι η μέγιστη τιμή μετάβασης, τόσο χαμηλότερη είναι η τελική κατανάλωση ισχύος. Αυτό μπορεί να γίνει κατανοητό καθώς όσο μεγαλύτερος είναι ο χρόνος μετάβασης του σήματος ρολογιού, τόσο μικρότερη είναι η ενέργεια που απαιτείται. Επιπλέον, η ρύθμιση του περιορισμού καθυστέρησης μπορεί να διευρυνθεί όσο το δυνατόν περισσότερο και η τιμή του έχει μικρή επίδραση στο τελικό αποτέλεσμα κατανάλωσης ενέργειας.
άλλο προϊόν μας:
