Τα τελευταία χρόνια, με την ταχεία ανάπτυξη υπολογιστών, ψηφιακών δικτύων και τηλεοπτικών τεχνολογιών, η ζήτηση των ανθρώπων για τηλεοπτικές εικόνες υψηλής ποιότητας συνέχισε να αυξάνεται και η ραδιοτηλεοπτική βιομηχανία της χώρας μου έχει υποστεί ταχεία ανάπτυξη και ταχεία ανάπτυξη. Η δορυφορική μετάδοση ψηφιακής τηλεόρασης, η οποία ξεκίνησε πριν από τέσσερα χρόνια, έχει πλέον σχηματίσει σημαντική κλίμακα. Ψηφιακή εγγραφή βίντεο, ψηφιακά ειδικά εφέ, μη γραμμικά συστήματα επεξεργασίας, εικονικά στούντιο, ψηφιακά οχήματα μετάδοσης, συστοιχίες σκληρού δίσκου δικτύου και ρομποτικά ψηφιακά συστήματα αναπαραγωγής έχουν εισέλθει διαδοχικά σε CCTV και σε επαρχιακούς και δημοτικούς τηλεοπτικούς σταθμούς. Η τυπική ψηφιακή τηλεόραση υψηλής ευκρίνειας SDTV / HDTV έχει αναφερθεί ως ένα μεγάλο εθνικό έργο επιστημονικής ερευνητικής βιομηχανίας και η πιλοτική μετάδοση πραγματοποιήθηκε στον Κεντρικό Ραδιοτηλεοπτικό Πύργο. Προς το παρόν, η παραγωγή ψηφιακών τηλεοπτικών προγραμμάτων της χώρας μου και οι επίγειες ψηφιακές τηλεοπτικές εκπομπές έχουν προωθηθεί εντατικά, και το «ενδέκατο πενταετές σχέδιο» θα είναι η περίοδος προετοιμασίας για τη γενική αλλαγή της ψηφιακής τηλεόρασης της χώρας μου, και ένα σημαντικό στάδιο της μετάβασης του συστήματος μετάδοσης και τηλεόρασης από αναλογικό σε ψηφιακό.
Αυτός ο σχεδιασμός έχει σχεδιαστεί για να αντιμετωπίσει αυτήν την τάση και για να καλύψει την τεράστια ζήτηση αγοράς για εξοπλισμό οπτικής μετάδοσης ψηφιακού σήματος βίντεο πολλαπλών καναλιών ASI / SDI Είναι ένας οπτικός εξοπλισμός μετάδοσης που χρησιμοποιεί τεχνολογία πολυπλεξίας διαίρεσης χρόνου για ταυτόχρονη μετάδοση δύο ψηφιακών σημάτων ASI / SDI σε μια οπτική ίνα. Αυτός ο σχεδιασμός μπορεί να δημιουργήσει μια σταθερή βάση για την ανάπτυξη πιο ασύγχρονου εξοπλισμού οπτικής μετάδοσης ψηφιακού σήματος υψηλής ταχύτητας στο μέλλον.
1. Σχέδιο εφαρμογής συστήματος
Το σειριακό σήμα ASI / SDI αναδιαμορφώνεται από το κύκλωμα εξισορρόπησης και μετατρέπεται σε ένα σύνολο διαφορικών σημάτων. τότε το ρολόι στο σήμα εξάγεται μέσω του κυκλώματος ανάκτησης ρολογιού για χρήση στην επόμενη αποκωδικοποίηση και συγχρονισμό του σήματος. Αφού περάσει από το κύκλωμα αποκωδικοποίησης, το σειριακό σήμα υψηλής ταχύτητας μετατρέπεται σε παράλληλο σήμα χαμηλής ταχύτητας για να προετοιμαστεί για την επόμενη διαδικασία ηλεκτρικής πολυπλεξίας. Τέλος, το ασύγχρονο σήμα συγχρονίζεται με το τοπικό ηλεκτρικό ρολόι πολυπλεξίας μέσω της ρύθμισης του κυκλώματος FIFO, πραγματοποιώντας έτσι την τοπική ηλεκτρική πολυπλεξία. Στη συνέχεια μεταδίδεται στο άκρο λήψης μέσω της ηλεκτρικής / οπτικής μετατροπής της οπτικής μονάδας. Μετά τη λήψη του σήματος, το άκρο λήψης περνά μέσω μιας σειράς αντίστροφων κυκλωμάτων μετατροπής για την επαναφορά του αρχικού σειριακού σήματος ASI / SDI για την ολοκλήρωση ολόκληρης της διαδικασίας μετάδοσης.
Σε αυτόν τον σχεδιασμό, η ηλεκτρική τεχνολογία πολυπλεξίας των σημάτων ASI / SDI είναι το κλειδί για ολόκληρο τον τεχνικό σύνδεσμο. Επειδή ο ρυθμός σήματος ASI / SDI που απαιτείται για την πολυπλεξία ισχύος στο έργο είναι πολύ υψηλός, ο τυπικός ρυθμός φτάνει τα 270Mbit / s και δεν είναι ομόλογο πολυπλεξία σημάτων, είναι δύσκολο και μη οικονομικό να πολλαπλασιάζουμε άμεσα το σήμα και πρέπει να να αποκατασταθεί πρώτα. Το ρολόι κάθε σήματος μετατρέπει το σειριακό σήμα υψηλής ταχύτητας σε παράλληλο σήμα χαμηλής ταχύτητας και στη συνέχεια προσαρμόζει το ρυθμό ρολογιού κάθε σήματος μέσω του κυκλώματος τσιπ FIFO για να επιτύχει συγχρονισμό με το τοπικό ρολόι και, στη συνέχεια, πολλαπλασιάζει τα δύο ηλεκτρικά σήματα μέσω το προγραμματιζόμενο τσιπ, Και μετά συνειδητοποιήστε τη μετάδοση πολλαπλών διαμερισμάτων χρόνου Μόνο μετά από αυτήν τη σειρά διαδικασιών επεξεργασίας σήματος μπορεί να πραγματοποιηθεί μια ομαλή διαδικασία αποπολυπλεξίας στο άκρο λήψης, το οποίο είναι επίσης το κύριο τεχνικό σημείο του σχεδιασμού.
Επιπλέον, το κλείδωμα της ηλεκτρικής πολυπλεξίας είναι επίσης ένα πρόβλημα. Όσο περισσότερα κανάλια σήματος, τόσο υψηλότερη είναι η ταχύτητα, τόσο πιο δύσκολο είναι να κλειδώσετε και τόσο υψηλότερες είναι οι τεχνικές απαιτήσεις για τη διάταξη της πλακέτας PCB. Αυτό το πρόβλημα μπορεί να λυθεί πολύ καλά μέσω διαφόρων θεραπειών όπως η εύλογη τοποθέτηση διαφόρων συστατικών και το επιστημονικό φιλτράρισμα ακαταστασίας.
2. Κύκλωμα υλικού
Σε αυτόν τον σχεδιασμό, η κύρια χρήση είναι το τελευταίο ισχυρό και σταθερό ψηφιακό chipset βίντεο από την National Semiconductor. Το αποκωδικοποιητικό και σειριακό / παράλληλο τσιπ μετατροπής είναι CLC011. το τσιπ κωδικοποίησης και παράλληλης / σειριακής μετατροπής είναι CLC020. το τσιπ ανάκτησης ρολογιού είναι LMH0046. το τσιπ εξισορρόπησης προσαρμοστικού καλωδίου είναι CLC014. το τσιπ CPLD είναι LC4256V από LATTICE. το τσιπ FIFO είναι IDT72V2105 από το IDT.
Μέρος εξισορρόπησης της διαδικασίας επεξεργασίας κυκλώματος φαίνεται στο Σχήμα 2. Από το Σχήμα 2 φαίνεται ότι το σειριακό σήμα εισόδου ASI / SDI μονής άκρου διαμορφώνεται εκ νέου μετά από διέλευση από το κύκλωμα εξισορρόπησης και μετατρέπεται σε ένα σύνολο διαφορικών σημάτων, το οποίο είναι έτοιμος για την επόμενη διαδικασία ανάκτησης ρολογιού. Αφού περάσει το κύκλωμα εξισορρόπησης, η ποιότητα του σήματος βελτιώνεται σημαντικά και οι κυματομορφές σήματος εισόδου και εξόδου συγκρίνονται όπως φαίνεται στο σχήμα 3.
Σχήμα 2 Εξισορρόπηση μέρους της διαδικασίας επεξεργασίας κυκλώματος
Σχήμα 3 Σύγκριση κυματομορφής κυκλώματος εξισορρόπησης
Το τμήμα ανάκτησης ρολογιού της διαδικασίας επεξεργασίας κυκλώματος φαίνεται στο Σχήμα 4. Μπορεί να φανεί από το Σχήμα 4 ότι ο τρόπος λειτουργίας του τσιπ έχει ρυθμιστεί σωστά, ένα ρολόι 27Μ παρέχεται τοπικά για τη χρήση του τσιπ ανάκτησης ρολογιού, το ισορροπημένο υψηλό - Το διαφορικό σήμα ταχύτητας εισάγεται στο τσιπ και το σειριακό σήμα ανακτάται μετά την επεξεργασία του τσιπ. Το σήμα ρολογιού σε αυτό χρησιμοποιείται από το ακόλουθο τμήμα αποκωδικοποίησης του κυκλώματος. Ταυτόχρονα, το τσιπ μπορεί επίσης να υποστηρίξει την ανάκτηση ρολογιού για σήματα υψηλής ευκρίνειας.
Εικόνα 4 Μέρος ανάκτησης ρολογιού της διαδικασίας επεξεργασίας κυκλώματος
Η διαδικασία αποκωδικοποίησης τμήματος του κυκλώματος φαίνεται στο Σχήμα 5. Μπορεί να φανεί από το Σχήμα 5 ότι το σειριακό ρολόι και τα σειριακά δεδομένα που ανακτώνται από το τσιπ ανάκτησης ρολογιού εισάγονται στο τσιπ αποκωδικοποίησης, μετά από σειριακή / παράλληλη μετατροπή, 10-bit παράγονται παράλληλα δεδομένα και παράλληλο ρολόι 27Μ για την προετοιμασία του ρολογιού για το ακόλουθο κύκλωμα FIFO Ρυθμίστε τη χρήση. Το διάγραμμα χρονισμού των σημάτων σε κάθε τρόπο λειτουργίας φαίνεται στο Σχ. 6.
Εικόνα 5 Μέρος αποκωδικοποίησης της διαδικασίας επεξεργασίας κυκλώματος
Εικόνα 6 Διάγραμμα χρονισμού σήματος για κάθε λειτουργία
Το τμήμα FIFO της διαδικασίας επεξεργασίας κυκλώματος φαίνεται στο σχήμα 7. Μεταξύ αυτών, το ρολόι ανάγνωσης χρησιμοποιεί το παράλληλο ρολόι 27Μ που ανακτάται από το κύκλωμα κωδικοποίησης και το ρολόι εγγραφής χρησιμοποιεί το τοπικό ρολόι 27Μ. Το παράλληλο σήμα 10-bit που διέρχεται από το FIFO συγχρονίζεται με το τοπικό ρολόι μέσω ρύθμισης για να προετοιμαστεί για την επόμενη είσοδο στο CPLD για ηλεκτρική πολυπλεξία. Η ηλεκτρική διαδικασία πολυπλεξίας του CPLD έχει ως εξής, μεταξύ των οποίων το 2BP-S είναι η διαδικασία πολυπλεξίας, και το 2BS-P είναι η διαδικασία αποπολυπλεξίας.
Σχήμα 7 FIFO μέρος της διαδικασίας επεξεργασίας κυκλώματος
Η Αρχιτεκτονική ΣΧΗΜΑΤΟΣ του 2BP-S είναι
SIGNAL gnd: std_logic: = '0';
SIGNAL vcc: std_logic: = '1';
Σήμα N_25: std_logic;
Σήμα N_12: std_logic;
Σήμα N_13: std_logic;
Σήμα N_15: std_logic;
Σήμα N_16: std_logic;
Σήμα N_17: std_logic;
Σήμα N_21: std_logic;
Σήμα N_22: std_logic;
Σήμα N_23: std_logic;
Σήμα N_24: std_logic;
Ξεκινήστε
I30: Χάρτης θύρας G_D (CLK => N_25, D => N_13, Q => N_22);
I29: Χάρτης θύρας G_D (CLK => N_25, D => N_16, Q => N_23);
I34: Χάρτης θύρας G_OUTPUT (I => N_22, O => Q0);
I33: Χάρτης θύρας G_OUTPUT (I => N_23, O => Q1);
I2: Χάρτης θύρας G_INPUT (I => CLK, O => N_25);
I7: Χάρτης θύρας G_INPUT (I => A, O => N_12);
I8: Χάρτης θύρας G_INPUT (I => LD, O => N_21);
I6: Χάρτης θύρας G_INPUT (I => B, O => N_15);
I12: Χάρτης θύρας G_2OR (A => N_17, B => N_24, Y => N_16);
I16: Χάρτης θύρας G_2AND1 (AN => N_21, B => N_22, Y => N_24);
I21: Χάρτης θύρας G_2AND (A => N_21, B => N_12, Y => N_13);
I20: Χάρτης θύρας G_2AND (A => N_21, B => N_15, Y => N_17);
ΤΕΛΟΣ ΣΧΗΜΑΤΟΣ;
Η Αρχιτεκτονική ΣΧΗΜΑΤΟΣ του 2BS-P είναι
SIGNAL gnd: std_logic: = '0';
SIGNAL vcc: std_logic: = '1';
Σήμα N_5: std_logic;
Σήμα N_1: std_logic;
Σήμα N_3: std_logic;
Σήμα N_4: std_logic;
Ξεκινήστε
I8: Χάρτης θύρας G_OUTPUT (I => N_4, O => Q0);
I1: Χάρτης θύρας G_OUTPUT (I => N_5, O => Q1);
I2: Χάρτης θύρας G_INPUT (I => CLK, O => N_3);
I3: Χάρτης θύρας G_INPUT (I => SIN, O => N_1);
I7: Χάρτης θύρας G_D (CLK => N_3, D => N_4, Q => N_5);
I4: Χάρτης θύρας G_D (CLK => N_3, D => N_1, Q => N_4);
ΤΕΛΟΣ ΣΧΗΜΑΤΟΣ;
Το τμήμα κωδικοποίησης της διαδικασίας επεξεργασίας κυκλώματος φαίνεται στο σχήμα 8. Μετά τη λήψη των δεδομένων, η οπτική μονάδα λήψης ανακτά τα παράλληλα δεδομένα και το σύγχρονο ρολόι μέσω του προγράμματος αποπολυπλεξίας του CPLD και στη συνέχεια ανακτά το αρχικό σειριακό σήμα υψηλής ταχύτητας μέσω του κύκλωμα τσιπ κωδικοποίησης, το οποίο τελικά εξέρχεται από τη συσκευή μετάδοσης αφού οδηγηθεί από το τσιπ του προγράμματος οδήγησης καλωδίου. Ολοκληρώστε ολόκληρη τη διαδικασία μεταφοράς. Μεταξύ αυτών, η ακολουθία σήματος του τμήματος κυκλώματος κωδικοποίησης φαίνεται στο σχήμα 9.
Σχήμα 8 Κωδικός μέρος της διαδικασίας επεξεργασίας κυκλώματος
Σχήμα 9 Διάγραμμα χρονισμού σήματος του κυκλώματος κωδικοποίησης
3. Συμπερασματικές παρατηρήσεις
Ο σχεδιασμός του ασύγχρονου εξοπλισμού οπτικής μετάδοσης σήματος ASI / SDI που βασίζεται σε CPLD χρησιμοποιεί την τελευταία τεχνολογία ηλεκτρικού πολυπλεξία / αποπολυπλεξίας σήματος ASI / SDI, η οποία μπορεί να πραγματοποιήσει τη μετάδοση πολυπλεξίας διαίρεσης χρόνου δύο σημάτων, αντικαθιστώντας την προηγούμενη πολυπλεξία διαίρεσης κυμάτων - η πολυκάναλη ασύγχρονη λειτουργία μετάδοσης σήματος εξοικονομεί πολύ το κόστος παραγωγής και βελτιώνει περαιτέρω την ανταγωνιστικότητα των προϊόντων στην αγορά.
άλλο προϊόν μας:
